This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

OIPE	Cys
DEC 3 1 200	OFFICE S
PATE TRADE	A.

Signature

PTO/SB/21 (08-03) Approved for use through 08/30/2003. OMB 0651-0031 U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number. **Application Number** 10/707,474 TRANSMITTAL Filing Date 12/17/2003 **FORM** First Named Inventor Ching-Hsiang Hsu Art Unit (to be used for all correspondence after initial filing) **Examiner Name Attorney Docket Number** EMEP0056USA **Total Number of Pages in This Submission ENCLOSURES** (Check all that apply) After Allowance communication / Fee Transmittal Form Drawing(s) to Technology Center (TC) Appeal Communication to Board Licensing-related Papers of Appeals and Interferences Fee Attached Appeal Communication to TC Petition (Appeal Notice, Brief, Reply Brief) Amendment/Reply Petition to Convert to a **Proprietary Information** After Final **Provisional Application** Power of Attorney, Revocation **Status Letter** Affidavits/declaration(s) Change of Correspondence Address Other Enclosure(s) (please Terminal Disclaimer **Extension of Time Request** Identify below): Request for Refund **Express Abandonment Request** CD, Number of CD(s) Information Disclosure Statement Remarks Certified Copy of Priority 1 Document(s) Response to Missing Parts/ Incomplete Application Response to Missing Parts under 37 CFR 1.52 or 1.53 SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT Firm Winston Hsu, Reg. No.: 41,526 or Individual name Signature Date **CERTIFICATE OF TRANSMISSION/MAILING** I hereby certify that this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date shown below. Typed or printed name

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Date

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.

PTO/SB/17 (10-03)

Approved for use through 07/31/2006. OMB 0651-0032

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE or the Persons are required to respond to a collection of information unless it displays a valid OMB control number.

FEE TRANSMITTAL		Complete if Known		
FEE IRAN	SIVIIIIAL	Application Number	10/707,474	
for FY	2004	Filing Date	12/17/2003	- 1
Effective 10/01/2003. Patent fees are		First Named Inventor	Ching-Hsiang Hsu	
· · · · · · · · · · · · · · · · · · ·		Examiner Name		
Applicant claims small entity status. See 37 CFR 1.27		Art Unit		
OTAL AMOUNT OF PAYMENT	(\$) 0.00	Attorney Docket No.	EMEP0056USA	

METHOD OF PAYMENT (check all that apply)	FEE CALCULATION (continued)
Check Credit card Money Other None	3. ADDITIONAL FEES
	Large Entity Small Entity
Deposit Account:	Fee Fee Fee Fee Description
Deposit Account 50-0801	Code (\$) Code (\$)
Number Deposit	1051 130 2051 65 Surcharge - late filing fee or oath
Account North America International Patent Office	1052 50 2052 25 Surcharge - late provisional filing fee or cover sheet
The Director is authorized to: (check all that apply)	1053 130 1053 130 Non-English specification
Charge fee(s) indicated below Credit any overpayments	1812 2,520 1812 2,520 For filing a request for ex parte reexamination
Charge any additional fee(s) or any underpayment of fee(s)	1804 920* 1804 920* Requesting publication of SIR prior to Examiner action
Charge fee(s) indicated below, except for the filing fee	1805 1,840* 1805 1,840* Requesting publication of SIR after
to the above-identified deposit account.	Examiner action
FEE CALCULATION	1251 110 2251 55 Extension for reply within first month
1. BASIC FILING FEE	1252 420 2252 210 Extension for reply within second month
Large Entity Small Entity	1253 950 2253 475 Extension for reply within third month
Fee Fee Fee Fee Description Fee Paid Code (\$) Code (\$)	1254 1,480 2254 740 Extension for reply within fourth month
1001 770 2001 385 Utility filing fee	1255 2,010 2255 1,005 Extension for reply within fifth month
1002 340 2002 170 Design filing fee	1401 330 2401 165 Notice of Appeal
1003 530 2003 265 Plant filing fee	1402 330 2402 165 Filing a brief in support of an appeal
1004 770 . 2004 385 Reissue filing fee	1403 290 2403 145 Request for oral hearing
1005 160 2005 80 Provisional filing fee	1451 1,510 1451 1,510 Petition to institute a public use proceeding
SUBTOTAL (1) (\$) 0.00	1452 110 2452 55 Petition to revive - unavoidable
	1453 1,330 2453 665 Petition to revive - unintentional
2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE	1501 1,330 2501 665 Utility issue fee (or reissue)
Extra Claims below Fee Paid	1502 480 2502 240 Design issue fee
Total Claims20** = X =	1503 640 2503 320 Plant issue fee
Claims - 3** = L X L = 1	1460 130 1460 130 Petitions to the Commissioner
Multiple Dependent =	1807 50 1807 50 Processing fee under 37 CFR 1.17(q)
Large Entity Small Entity	1806 180 1806 180 Submission of Information Disclosure Stmt
Fee Fee Fee <u>Fee Description</u> Code (\$) Code (\$)	8021 40 8021 40 Recording each patent assignment per property (times number of properties)
1202 18 2202 9 Claims in excess of 20 1201 86 2201 43 Independent claims in excess of 3	1809 770 2809 385 Filing a submission after final rejection (37 CFR 1.129(a))
1203 290 2203 145 Multiple dependent claim, if not paid	1810 770 2810 385 For each additional invention to be
1204 86 2204 43 ** Reissue independent claims over original patent	examined (37 CFR 1.129(b)) 1801 770 2801 385 Request for Continued Examination (RCE)
1205 18 2205 9 ** Reissue claims in excess of 20 and over original patent	1802 900 1802 900 Request for expedited examination of a design application
	Other fee (specify)
SUBTOTAL (2) (\$) 0.00	*Reduced by Basic Filing Fee Paid SUBTOTAL (3) (\$) 0.00

SUBMITTED BY							(Complete	(if applicable))	
Name (Print/Type)	Winston Hsu	.1	1	_	Registration No. (Attorney/Agent)	41,526	Telephone	886289237350	
Signature		In	In	des	3 /3	1	Date	17/30/	222

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.



Approved for use through 10/31/2002. OMB 0651-0032


U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION — Supplemental Priority Data Sheet

Additional foreign applications:						
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO		
092121550	Taiwan R.O.C	08/06/2003				
·						
·						

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



일만 되라 되면 되면



INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 / 請 一日 : 西元 2003 年 08 月 06 日 Application Date (

申請案號: 092121550 - Application No.

申 請 人: 力旺電子股份有限公司 Applicant(s)

局

長

Director General







發文日期: 西元 2003 年 12 月 9 日

Issue Date

發文字號:


09221246840


Serial No.

이민 이민

申請日期:		IPC分類	
申請案號: 92	121530		


(以上各欄	由本局填	發明專利說明書
	中文	快閃記憶體之程式化、抹除以及讀取操作
發明名稱	英文	METHOD FOR PROGRAMMING, ERASING AND READING A FLASH MEMORY CELL
	姓 名(中文)	1. 徐清祥 2. 朱志勳
<u>-</u>	(英文)	1. Hsu, Ching-Hsiang 2. Chu, Chih-Hsun
發明人 (共4人)	國籍(中英文)	1. 中華民國 TW 2. 中華民國 TW
	住居所(中文)	1. 新竹市東區科園里二十四鄰竹村五路八號六樓2. 新竹市科園里惠民街九十四巷九號
	住居所(英文)	1.6F, No. 8, Chu-Tsun 5th Rd., 24 Community, Ko-Yuan Li, Tung District, Hsin-Chu City, Taiwan, R.O.C. 2.No. 9, Lane 94, Huei-Min St., Hsin-Chu City, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 力旺電子股份有限公司
	名稱或 姓 名 (英文)	1. eMemory Technology Inc.
=	國 籍 (中英文)	1. 中華民國 TW
申請人(共1人)	住居所 (營業所) (中 文)	1. 新竹市科學工業園區力行一路十二號三樓 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1.3F, No.12, Li-Hsin Road 1, Science-Based Industrial Park, Hsin-Chu City, Taiwan, R.O.C.
	代表人(中文)	1. 黄崇仁
	代表人(英文)	l. Huang, Chong-Jen





申請日期:	IPC分類	-
申請案號:		

以上各欄	由本局填	發明專利說明書
	中文	
發明名稱	英文	
	姓 名 (中文)	3. 周志文 4. 黄正同
	(英文)	3. Chou, Jih-Wen 4. Huang, Cheng-Tung
發明人 (共4人)	國 籍 (中英文)	3. 中華民國 TW 4. 中華民國 TW
		3. 新竹市科園里民享街一七六巷二十一號4. 高雄市前金區自立橫路五十六巷二號
	住居所(英文)	3. No. 21, Lane 176, Min-Hsiang St., Hsin-Chu City, Taiwan, R.O.C. 4. No. 2, Lane 56, Tzu Li Heng Rd., Chien-Chin District, Kao-Hsiung City, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
=	國籍(中英文)	
申請人 共1人)	住居所(營業所)中(文)	
	住居所 营業所) 英文)	
	代表人(中文)	
	代表人(英文)	





四、中文發明摘要 (發明名稱: 快閃記憶體之程式化、抹除以及讀取操作)

本發明提供一種經由通道熱載子誘發熱電子注入機制程式化PMOS單電晶體記憶體單元之方法,該PMOS單電晶體記憶體單元之方法,該PMOS單電晶體記憶體單元包含有一二氧化矽-氫化矽-二氧化矽(ONO)堆疊層設於一N型半導體井上,一P型多晶矽閘極設於該ONO堆疊層上,一P型源極摻雜區設於該P型多晶矽閘極另一側之該N型半導體井中,該方法包含有:施加一字元線電壓Vm产該PMOS單電晶體記憶體單元之P型多晶矽閘極;施加一源極線電壓Vs产該PMOS單電晶體記憶體單元之P型源極摻雜區,其中該源極線電壓Vs較該字元線電壓Vm大,使該P型多晶矽閘極與該P型源極摻雜區之間具足夠之偏壓讓該PMOS單電晶體記憶體單元之P型源極摻雜區之間具足夠之偏壓讓該PMOS單電晶體記憶體單元之P型過道開啟;施加一位元線電壓VB以電壓型源極摻雜區經由該

六、英文發明摘要 (發明名稱:METHOD FOR PROGRAMMING, ERASING AND READING A FLASH MEMORY CELL)

A method for programming PMOS single transistor flash memory cells through channel hot carrier induced hot electron injection mechanism is disclosed. The PMOS single transistor flash memory cell includes an ONO stack layer situated on an N-well of a semiconductor substrate, a Pt poly gate formed on the ONO stack layer, a Pt doped source region disposed in the N-well at one





四、中文發明摘要 (發明名稱:快閃記憶體之程式化、抹除以及讀取操作)

P型通道流向該 P型汲極掺雜區,並在靠近該 P型汲極掺雜 區之該P型通道中誘發產生熱電子使其注入該ONO堆疊層 中;以及施加一井電壓VN予該PMOS單電晶體記憶體單元 之N型半導體井,其中該井電壓VN等於該源極線電壓VsL®

五、(一)、本案代表圖為:第四 (二)、本案代表圖之元件代表符號簡單說明


- 10 P型 半 導 體 基 底
- 12 閘極
- 14 P汲極掺雜區
- 16 P型 通 道
- 22 熱電洞
- 102 未選定之記憶體單元 131 砂氧底層
- 132 電荷捕捉氮化矽層

- N型 井 1 1...
- ONO介電層 13
 - 15 P塬極掺雜區
 - P型通道 17
 - 101 選定之記憶體單元
- 133 砂氧上層

六、英文發明摘要 (發明名稱:METHOD FOR PROGRAMMING,ERASING AND READING A FLASH MEMORY CELL)

side of the gate, and a P doped drain region disposed in the N-well at the other side of the ate. The method includes the steps of: applying a word line voltage V_{WL} on the P⁺ poly gate, applying a source line voltage V_{SL} on the source, wherein the source line voltage V_{SL} is greater than the word line voltage V_{WL}, thereby providing adequate bias to turn on the P channel thereof. A






四、中文發明摘要 (發明名稱:快閃記憶體之程式化、抹除以及讀取操作)

六、英文發明摘要 (發明名稱:METHOD FOR PROGRAMMING, ERASING AND READING A FLASH MEMORY CELL)

bit line voltage that is smaller than the source line voltage V_{SL} is applied on the P+ doped drain egion, thereby driving channel hot holes to flow toward the P+ doped drain region and then inducing hot electron injection near the drain side. A well voltage V_{NW} is applied to the N-well, wherein $V_{NW} = V_{SL}$.



一、本案已向				
國家(地區)申請專利	申請日期	案 號	主張專利法第二十四條	第一項作
		無		
二、□主張專利法第二十五	丘條之一第一項優多	も權:		
申請案號:				
日期:		無		
三、主張本案係符合專利法	- 第二十條第一項[「第一款但書或□]第二款但書規定之期間	
日期:				
四、□有關微生物已寄存於	N all ol∙			
寄存國家:				
寄存機構: 寄存日期:		無		
寄存號碼:				
□有關微生物已寄存於	國內(本局所指定	之寄存機構):		
寄存機構:		**		
寄存號碼:				
□熟習該項技術者易於	獲得,不須寄存。			

五、發明說明 (1)

發明所屬之技術領域

本發明係關於一種快閃記憶體之操作方法,尤指一種單電晶體P型通道快閃記憶體之程式化(program)、抹除(erase)以及讀取(read)操作。

先前技術

近年來,隨著可攜式電子產品的需求增加,快閃記憶體的技術以及市場應用也日益成熟擴大。這些可攜式電子一品包括有數位相機的底片、手機、遊戲機(video game apparatus)、個人數位助理(personal digital assistant, PDA)之記憶體、電話答錄裝置以及可程式IC等等。由於可攜式電子產品大多是由電池提供所需之電源,因此如何降低快閃記憶體的能源耗損(energy dissipation)以及電性表現,即成為快閃記憶體的發展重點。

基本上,依基底 (substrate)以及源極 /汲極 (source/drain, S/D)的 掺雜電性來區分,快閃記憶體可 : 歸類為 P型 通道 (P-channel)以及 N型 通道 (N-channel) 兩種。其中 P型 通道 快閃記憶體,有時又稱為 P型 單元 (P-cell) 快閃記憶體,具有低耗電、低電壓以及快速寫入 ($<30\mu$ s)的特性,因此適合應用於需要低耗能需求之可







五、發明說明(2)

攜式電子產品領域。P通道快閃記憶體的寫入方式可以區分為通道熱電洞引發熱電子(channel hot hole induced hot electron)注入機制、帶對帶穿隧(band-to-band tunneling, BTBT)注入機制,以及福樂諾漢(Fowler-Nordheim tunneling, FN tunneling)注入機制等三種。

徐清祥等人在1992年於固態元件及材料國際會議(International Conference on Solid State Devices and Materials, SSDM)第140至142頁中所揭露之「高速低功率P型通道快閃記憶體,利用富含矽之矽氧層作為穿i介電層(A High Speed, Low Power P-Channel Flash EEPROM Using Silicon Rich Oxide as Tunneling Dielectric)」一論文中提出在P型通道記憶體的熱電子注入電流(hot electron injection current)可大於在N型通道記憶體的兩個級數(order)大小,而在進行程式化時,P型通道記憶體的通道電流(channel current)則小於N型通道記憶體的通道電流達兩個級數大小。

1995年,日本三菱 T.Ohnakado等人提出之"Novel Electron Injection Method Using Band-to-Band Tunneling Induced Hot Electron (BBHE) for Flash Memory with A P-Channel Cell"論文中,閘極引發汲極漏電流(Gate induced drain leakage, GIDL)經由橫向電場加速以產生熱電子首次被應用在P通道快閃記憶體的







五、發明說明 (3)

寫入操作。

請參閱圖一,圖一顯示一典型P通道快閃記憶體單元 10'在一寫入操作模式 (programming mode)下之剖面示意圖。如圖一所示,P通道快閃記憶體單元 10'包含有一N型摻雜基底 12'、一N型摻雜控制閘極 14'、一N型摻雜浮動閘極 16'、一P犙雜源極 17'、一P犙雜汲極 18'、一穿隧氧化層 (tunneling oxide layer) 21'介於浮動閘極 16'以及基底 12'之間,以及一電容介電層 22'介於控制閘極 14'以及浮動閘極 16'之間。

一般在带對帶電子穿越寫入模式下,通入問極為一正電壓10伏特(Volt),通入汲極為一負電壓一6伏特,而基底為接地(grounded),源極保持浮動(floating)狀態。帶對帶電子穿越(Band to Band tunneling, BTBT)在汲極18處發生,產生電子電洞對,其中電子被汲極處的側向電場排斥到浮動閘極的通道,部份電子獲得高能量而克服穿隧氧化層21'之能障,而注入浮動閘極16',進而完成寫入動作。BTBT機制之寫入效率與汲極-浮動閘極重疊區域處的價帶(valance band, Ev)-傳導帶(conduction and, Ec)能隙有關,能隙越小,BTBT發生越容易,寫入效率也會提高。







五、發明說明 (4)

發明內容

本發明之主要目的在提供一種低電壓操作之程式化 (program)、抹除(erase)以及讀取(read)P型通道快閃記 憶體之方法。

根據本發明之一較佳實施例,本發明提供一種經由通道 熱載子誘發熱電子注入機制程式化PMOS單電晶體記憶體 單元之方法,該PMOS單電晶體記憶體單元包含有一二氧 化矽-氮化矽-二氧化矽(ONO)堆疊層設於一N型半導體井 ,一P型多晶矽閘極設於該ONO堆疊層上,一P型源極掺 雜區設於該P型多晶矽閘極一側之該N型半導體井中,以 及P型汲極掺雜區設於該P型多晶矽閘極另一側之該N型半 導體井中,該方法包含有:施加一字元線電壓 V n 予該 PMOS單電晶體記憶體單元之P型多晶矽閘極;施加一源極 線電壓Vs子該PMOS單電晶體記憶體單元之P型源極掺雜 ,其中該源極線電壓Vs較該字元線電壓Vw大,使該P型 多晶矽閘極與該 P型源極掺雜區之間具足夠之偏壓讓該 PMOS單電晶體記憶體單元之P型通道開啟;施加一位元線 電壓VBL予該PMOS單電晶體記憶體單元之P型汲極掺雜區 中該位元線電壓VB較該源極線電壓VSI小藉此驅動通 道熱電洞由該P型源極掺雜區經由該P型通道流向該P型汲 極掺雜區,並在靠近該P型汲極掺雜區之該P型通道中誘 發產生熱電子使其注入該 0 N 0堆疊層中;以及施加一井電







五、發明說明 (5)

壓 V NF 該 PMOS單電晶體記憶體單元之 N型半導體井,其中該井電壓 V NF 於該源極線電壓 V SL°

根據本發明之另一較佳實施例,本發明提供一種透過帶 對帶穿隧 (band-to-band tunneling, BTBT)注入機制程 式化PMOS單電晶體記憶體單元之方法,該PMOS單電晶體 記憶體單元包含有一二氧化砂-氮化砂-二氧化砂(ONO)堆 疊層設於一N型井上,一P型多晶矽閘極設於該ONO堆疊層 ,一P型源極掺雜區設於該P型多晶矽閘極一側之該N型 井中,以及P型汲極掺雜區設於該P型多晶矽閘極另一側 _ 該 N型 井中,該方法包含有:施加一字元線電壓 V m予該 PMOS單電晶體記憶體單元之P型多晶矽閘極,其中 V ml> OV; 浮置 (floating)該 PMOS單電晶體記憶體單元之 P型源 極掺雜區;以及分別施加一位元線電壓VBF該PMOS單電 晶體記憶體單元之P型汲極掺雜區,以及施加一井電壓VNW 予該PMOS單電晶體記憶體單元之N型井,其中依據本發明 之較佳實施例,該井電壓VN與該位元線電壓VB之偏壓 (V_{NW}-V_{BL} bias)約為 4~8伏特,此偏壓足以產生帶對帶穿隧 注入機制

一讓本發明之上述目的、特徵、和優點能更明顯易懂, 下文特舉一較佳實施例,並配合所附圖式,作詳細說明 如下。






五、發明說明 (6)


實施方式

本發明係關於一種單電晶體 P型通道快閃記憶體之程式化、抹除以及讀取操作方法。以下即藉由圖二至圖十三詳細說明本發明之較佳實施例,然熟知該項技藝者應理解說明書中以及圖式中所舉電壓參數僅供參考,並非對本發明之範圍加以限制者。

本發明P型通道快閃記憶體結構

参閱圖二以及圖三,圖二為本發明較佳實施例之P型通道快問記憶體剖面示意圖,圖三為本發明較佳實施例之快問記憶體陣列圖。如圖二所示,本發明P型通道快問記憶體單元101,如虛線所框示者,包含有一N型井11、一0N0介電層13設於N型井11上、一開極12設於0N0介電層13上、一P級極掺雜區14設於0N0介電層13一側之N型井11中,以及一P源極掺雜區15設於0N0介電層13另一側之N型井11中。依據本發明之較佳實施例,N型井11形成於一P型半導體基底10中,閘極12係為一P將雜多晶矽層,但不限於此。閘極12亦可為多晶矽化金屬層或直接以金屬形式。0N0介電層13包含有一二氧化矽底層131、一電荷捕捉氫化矽層132以及一二氧化矽上層133。P級極掺雜區14與P源極掺雜區15定義出P型通道16。






五、發明說明 (7)

請同時參閱圖二以及圖三,閱極 1 2為字元線之一部分。 快問記憶體陣列 100中有複數條不同列 (row)之字元線 WL,各字元線將同一列的電晶體開極串接起來。在圖二 中的 P型通道快問記憶體單元 101與 P型通道快問記憶體單元 102則位在不同列,但屬於同一行 (column),並設於同一行之 N型井上。快問記憶體陣列另有複數條與字元線垂直排列之位元線 BL。操作時,快問記憶體單元 101的 開極 12經由相對應之字元線輸入一字元線電壓 V ****,快問記憶體單元 101的 P級極摻雜區 14經由位元線 BL輸入一位元線電壓 V ****,快問記憶體單元 101的 P級極摻雜區 15經由源極 SL輸入一源極線電壓 V ****,而 N型井則輸入一井電壓 V *****。 源極線 SL可以為埋入式摻雜區。由圖二可看出,P型通道快問記憶體單元 101與 P型通道快問記憶體單元 102條共用同一 P級極摻雜區 14。

請參閱圖十四,圖十四顯示本發明較佳實施例之記憶體佈局示意圖。如圖十四所示,記憶體佈局包含有複數個主動區域 201、複數條字元線如 WLo、WLi、WL 等排列在基底 200上、與字元線呈垂直正交排列之複數條位元線如BLo、BLi、BL等形成於一層間介電層 (圖未示)之上、在兩均率字元線 WL及 WL之間為埋入式 (buried)或離子掺雜源極線 SLi。主動區域 201與埋入式源極線如 SL及 SL等係以同一光罩定義,由淺溝絕緣區域 202所定義並且隔絕,且埋入式源極線係與 P圾極/源極掺雜區在同一離子佈植製





五、發明說明 (8)

程形成。在各字元線下方為 ONO介電層 (圖未示)。請同時參閱圖二,圖十四中亦框示如圖二中之記憶體電晶體 101 與記憶體電晶體 101之 P 源記憶體電晶體 101之 P 源極 15係與埋入式源極線 SL相連結,記憶體電晶體 101之 P + 汲極 14係經由接觸插塞 204與位元線 BL 1(圖未示)電連結。

請參閱圖十五,圖十五顯示本發明另一較佳實施例之記憶體佈局示意圖。如圖十五所示,記憶體佈局包含有複數個主動區域301、複數條字元線如WLo、WLi、WLz、WL3等排列在基底300上、與字元線呈垂直正交排列之複數條位。線如BLo、BL2、BL2等形成於一層間介電層(圖未示)之上、在兩相鄰字元線(如圖中WLo、WL之間,WL2、WL之間)之間為埋入式源極線如SL及SL等。主動區域301條由淺溝絕緣區域302所定義出來,且主動區域301與埋入式源極線如SL及SL等並非以同一光罩定義。在各字元線WLo、WL1、WL2、WL3下方為0NO介電層(圖未示)。

圖十五中之切線 x1、x2、y1、y2分別顯示在圖十六中。如圖十五及十六所示,沿著 x1切線方向,字元線 WL2下方為 ONO介電層 310,且字元線 WL跨經主動區域 301以及淺溝 以緣 (STI)區域 302。沿著 x2切線方向,亦即源極線 SL6方向,可見源極線 SL沿著淺溝絕緣區域 302下方連結各個記憶體電晶體的源極 307,在基底表面上覆蓋遮層間介電層 ILD,而在 ILD上則定義有複數條位元線如 BL6、BL1、BL2






五、發明說明 (9)

等。沿著切線 y l方向,同一串列之記憶體電晶體的汲極306經由接觸插塞與位元線 BL電連接。沿著切線 y 2方向,可見連結源極之 P bb 雜區,其係在形成 ST I區域之後,利用另一光罩,將圖十五中的 S dy 及 S 區域挖開,再植入 P型掺質,然後形成金屬矽化物,形成連結記憶體源極之源極線 SL。被挖開之區域 S dy 及 S 隨後再被 I L D填滿。

請參閱圖十七,圖十七顯示本發明另一較佳實施例之記憶體佈局示意圖。如圖十七所示,記憶體佈局包含有複數個主動區域401、複數條字元線如WLo、WLi、WL2、WL3至垂直正交排列之複數條位元線如BLo、BLi、BL等形成於一層間介電層(圖未示)之上、在兩相鄰字元線(如圖中WLo、WLi之間, WL2、WL2 間)之間為區域內連線源極線如SLo及SLi等。主動區域401條由淺溝絕緣區域402所定義出來。主動區域401與埋入式源極線如SLo及SL;等並非以同一光罩定義。區域內連線源極線如SLo及SL;等近非以同一光罩定義。區域內連線源極線如SLo及SL;等近非以同一光罩定義。區域內連線源極線如SLo及SL;等近非以同一光罩

圖十七中之切線 x1、x2、y1、y2分別顯示在圖十八中。 如圖十七、圖十八所示,沿著 x1切線方向,字元線 WL2下 方為 ONO介電層 410,且字元線 WL跨經主動區域 401以及淺





. 五、發明說明 (10)

满絕緣(STI)區域 402。沿著 x2切線方向,亦即源極線 SLo方向,可見源極線 SL藉由由錫或金屬砂化物構成之區域內連線 (local interconnect, IL)連結同一列中各個記憶體電晶體的 P源極,在基底表面上覆蓋遮層間介電層 ILD,而在 ILD上則定義有複數條位元線如 BLo、 BLi、 BL2等。沿著切線 y1方向,同一串列之記憶體電晶體的 P級極經由接觸插塞 C及 C與位元線 BL電連接,其中接觸插塞 Ci係形成於 ILDi,而接觸插塞 C條形成於 ILDi。沿著切線 y2方向,可見形成於相鄰兩字線間(如圖中 WLo、 WL之間,WL2、 WL之間)的區域內連線 IL,用以電連接同一列中各 1記憶體電晶體的 P源極,構成源極線。


本發明P型通道快閃記憶體之操作方法

例 —

程式化操作(通道熱載子誘發熱電子注入機制)

請參閱圖四以及圖五,圖四以及圖五顯示本發明較佳實施例之程式化操作電壓狀態。本發明係提供一種程式化PMOS單電晶體記憶體單元之方法,該PMOS單電晶體記憶體單元,如虛線框示者,包含有一二氧化矽-氮化矽-二氧化矽(0N0)堆疊層13設於-N型半導體井11上,一P型多晶矽閘極12設於0N0堆疊層13上,一P型源極掺雜區15設







五、發明說明 (11)

P型汲極摻雜區 14,其中位元線電壓 V_B 數源極線電壓 V_{SL} 小,例如 V_{BL} — -5伏特,藉此提供橫向電場,驅動通道熱電洞 22由 P型源極摻雜區 15經由 P型通道 16加速流向 P型汲極摻雜區 14、並在靠近 P型汲極摻雜區 14之 P型通道 16中誘發產生熱電子使其注入 0N0堆疊層 13中;以及施加一井電壓 V_{NF} 該 PMOS單電晶體記憶體單元之 N型半導體井,其中井電壓 V_{NF} 於源極線電壓 V_{SL} 。通道熱電洞 22在靠近 P型汲極摻雜區 14之 P型通道 16中誘發產生熱電子使其注入 0N0堆疊層 13中係藉由通道熱電洞引發熱電子 (channelhotholeinducedhotelectron)注入機制。經由通道執電洞引發熱電子注入機制進行程式化後,所導致記憶體元件的閘極電壓偏移可參考圖十九。

如圖五所示,進行程式化時,在與選定之PMOS單電晶體






五、發明說明 (12)

此外,所有操作電壓,包括字元線電壓 V_{NL} 、源極線電壓 V_{SL} 、位元線電壓 V_{BL} 以及井電壓 V_{NP} 平移一固定電壓值,例如 5伏特,使操作電壓皆為正電壓。在平移 5伏特電壓後,程式化 PMOS單電晶體記憶體單元 101之操作條件變式:字元線電壓 $V_{NL}=3V$ 、源極線電壓 $V_{SL}=5V$ 、位元線電壓 $V_{BL}=0V$ 以及井電壓 $V_{NL}=5V$ 。


讀取操作




五、發明說明 (13)

請參閱圖六,圖六以剖面顯示本發明較佳實施例之讀取操作電壓狀態。熱電子注入並且被侷限在靠近P型汲極掺雜區14端 ONO堆疊層13中之後,使P型汲極掺雜區14向P型源極掺雜區15方向延伸,換言之,造成P型通道16減短。因此,對於已經寫入資料之PMOS單電晶體記憶體單元101,只需在源極上施加低電壓即可產生汲極-源極貫通(punch through),讀取到電流。

請參閱圖七,圖七以陣列顯示本發明較佳實施例之讀取操作電壓狀態。如圖七所示,在與選定之PMOS單電晶體






五、發明說明 (14)


記憶體單元 101同一行之未選定 PMOS單電晶體記憶體單元 102,其操作條件為:字元線電壓 $V_{\text{Ni}}=2V$ 次極電壓 $V_{\text{Si}}=-2V$ 、位元線電壓 $V_{\text{Bi}}=0V$ 以及井電壓 $V_{\text{Ni}}=0V$ 。由於電子並未注入電晶體記憶體單元 102之 ONO堆疊層中,因此在此操作條件下,記憶體單元 102之 P型通道 17將不會開啟導通,使電晶體呈現 OFF狀態,無法讀取到電流。在與選定之 PMOS單電晶體記憶體單元 101同一列之未選定 PMOS單電晶體記憶體單元,其操作條件為:字元線電壓 $V_{\text{Ni}}=0V$ 、源極 $V_{\text{Si}}=-2V$ 块特、位元線電壓 $V_{\text{Bi}}=-2V$ 以及井電壓 $V_{\text{Ni}}=0V$ 0。在與選定之 PMOS單電晶體記憶體單元 101不同一一也不同一行之未選定 PMOS單電晶體記憶體單元,其操作條件為:字元線電壓 $V_{\text{Ni}}=0V$ 0。在此條件下,記憶體單元之 P型通道將不開啟,使電晶體呈現 OFF狀態。

同樣地,上述所有操作電壓,包括字元線電壓 V NL、源極線電壓 V SL、位元線電壓 V BL以及井電壓 V N可平移一固定電壓 值,例如 5伏特,使操作電壓皆為正電壓。

抹除操作

請參閱圖八,圖八彙整以上較佳實施例包括程式化、讀取以及抹除操作之電壓表。本發明抹除快閃記憶體之方法與習知技藝相同,可以透過使用福樂諾漢穿隧






五、發明說明 (15)

(Fowler-Nordheim tunneling, FN tunneling)機制或者以紫外光照射方式進行。以透過使用福樂諾漢穿隧(FN tunneling)機制為例,如圖八所示,抹除係在Vw=-6V、Vw=6V,而其他電壓為接地之操作狀態下進行。

例二

程式化操作(帶對帶穿隧機制)





五、發明說明(16)


足以產生帶對帶穿隧機制。經由帶對帶穿隧機制進行程式化後,所導致記憶體元件的閘極電壓偏移可參考圖二十。

如圖十所示,在與選定之 PMOS單電晶體記憶體單元 101同一行之未選定 PMOS單電晶體記憶體單元 102,其操作條件為:字元線電壓 $V_{\text{NI}}=0V$,源極為浮置狀態,位元線電壓 $V_{\text{BI}}=-4V$,以及井電壓 $V_{\text{NI}}=2V$ 。在與選定之 PMOS單電晶體記憶體單元 101同一列之未選定 PMOS單電晶體記憶體單元,其操作條件為:字元線電壓 $V_{\text{NI}}=5V$ 、源極為浮置狀、位元線為浮置狀態,以及井電壓 $V_{\text{NI}}=2V$ 。在與選定之 PMOS單電晶體記憶體單元 101不同一列也不同一行之未選定 PMOS單電晶體記憶體單元 101不同一列也不同一行之未選定 PMOS單電晶體記憶體單元 101不同一列也不同一行之未

此外,所有操作電壓,包括字元線電壓 V_{NL}、源極線電壓 V_{SL}、位元線電壓 V_{BL}以及井電壓 V_N可平移一固定電壓值,例如 +5伏特,使操作電壓皆為正電壓。

节取操作

請參閱圖十一,圖十一以剖面顯示本發明另一較佳實施例之讀取操作電壓狀態。熱電子注入並且被侷限在靠近P





五、發明說明 (17)

型汲極掺雜區 14端 ONO堆疊層 13中之後,使 P型汲極掺雜區 14向 P型源極掺雜區 15方向延伸,換言之,造成 P型通道 16減短。因此,對於已經寫入資料之 PMOS單電晶體記憶體單元 101,只需在閘極上施加讀取電壓即可產生汲極 -源極貫通 (punch through),讀取到電流。

本發明讀取 PMOS單電晶體記憶體單元 101之方法包含有:施加一字元線電壓 V_{WL} ,例如 $V_{WL}=0$ 伏特,予 PMOS單電晶體記憶體單元 101之 P型多晶矽閘極 12;施加一源極線電壓 V_{SL} 予 PMOS單電晶體記憶體單元之 P型源極摻雜區 15,其中源極線電壓 V_{SL} 數 15之 學型源極摻雜區 15之間 具足 夠之偏壓讓 PMOS單電晶體記憶體單元 101之 P型 通道 16 (已經縮短)開啟;施加一位元線電壓 15之間 是足 經縮短)開啟;施加一位元線電壓 15 是 電體記憶體單元 101之 P型 汲極摻雜區 15 的 10 的 10 是 電晶體記憶體單元 10 以及極加一井電壓 10 的 10 是 電晶體記憶體單元 10 是 10

請參閱圖十二,圖十二以陣列顯示本發明另一較佳實施 例之讀取操作電壓狀態。如圖十二所示,在與選定之 PMOS單電晶體記憶體單元 101同一行之未選定 PMOS單電晶 體記憶體單元 102,其操作條件為:字元線電壓 $V_{\text{NV}}=2V$ 、 源極電壓 $V_{\text{SL}}=-2V$ 、位元線電壓 $V_{\text{BL}}=0V$ 以及井電壓 $V_{\text{NV}}=2V$





五、發明說明 (18)

0V。由於電子並未注入電晶體記憶體單元 102之 0N0堆疊層中,因此在此操作條件下,記憶體單元 102之 P型通道 17將不會開啟導通,使電晶體呈現 0FF狀態,無法讀取到電流。在與選定之 PMOS單電晶體記憶體單元 101同一列之未選定 PMOS單電晶體記憶體單元 101同一列之線電壓 $V_{WI}=0V$ 、源極 $V_{SI}=-2$ 伏特、位元線電壓 $V_{BI}=-2$ V以及井電壓 $V_{WI}=0V$ 。在與選定之 PMOS單電晶體記憶體單元 101不同一列也不同一行之未選定 PMOS單電晶體記憶體單元,其操作條件為:字元線電壓 $V_{WI}=2V$ 、源極電壓 $V_{SI}=-2$ V以及井電壓 $V_{WI}=2V$ 、源極電壓 $V_{SI}=-2$ V以及井電壓 $V_{WI}=0$ 0 。在此條件,記憶體單元之 P型通道將不開啟,使電晶體呈現 0FF 狀態。

同樣地,上述所有操作電壓,包括字元線電壓 V m、源極線電壓 V sL、位元線電壓 V BL以及井電壓 V N 可平移一固定電壓 值,例如 5伏特,使操作電壓皆為正電壓。

抹除操作

請參閱圖十三,圖十三彙整本發明另一較佳實施例包括四式化(BTBT)、讀取以及抹除操作之操作電壓表。本發明抹除快閃記憶體之方法與習知技藝相同,可以透過使用福樂諾漢穿隧(Fowler-Nordheim tunneling, FN tunneling)機制或者以紫外光照射方式進行。以透過使






五、發明說明 (19)

用福樂諾漢穿隧 (FN tunneling)機制為例,如圖十三所示,抹除係在 V_{NL} = 6V、 V_{NL} = 6V,而其他電壓為接地之操作狀態下進行。

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。



圖式簡單說明

圖式之簡單說明

圖一顯示一典型P通道快閃記憶體單元在一寫入操作模式下之剖面示意圖。

圖二為本發明較佳實施例之P型通道快閃記憶體剖面示意圖。

圖三為本發明較佳實施例之快閃記憶體陣列圖。

圖四以及圖五顯示本發明較佳實施例之程式化操作電壓狀態。

圖六以剖面顯示本發明較佳實施例之讀取操作電壓狀

圖七以陣列顯示本發明較佳實施例之讀取操作電壓狀態。

圖八為本發明較佳實施例包括程式化、讀取以及抹除操作之電壓彙整表。


圖九以及圖十分別以剖面以及陣列顯示本發明另一較佳實施例之程式化操作電壓狀態。

圖十一以剖面顯示本發明另一較佳實施例之讀取操作電壓狀態。

圖十二以陣列顯示本發明另一較佳實施例之讀取操作電厭狀態。

圖十三彙整本發明另一較佳實施例包括程式化(BTBT)、 讀取以及抹除操作之操作電壓表。

圖十四顯示本發明較佳實施例之記憶體佈局示意圖



圖式簡單說明

圖十五顯示本發明另一較佳實施例之記憶體佈局示意

圖

圖十六顯示圖十五中之切線 x1、x2、y1、y2方向剖面結

構。

圖十七顯示本發明另一較佳實施例之記憶體佈局示意

圖。

圖十八顯示圖十七中之切線 x1、x2、y1、y2方向剖面結


構。

圖十九顯示經由通道熱電洞引發熱電子注入機制進行程式化後,所導致記憶體元件的閘極電壓(Gate Voltage)


圖二十顯示經由帶對帶穿隧機制進行程式化後,所導致記憶體元件的閘極電壓偏移。

圖式之符號說明

1 (0	P通道快閃記憶體單元 12'	N型 掺 雜 基 底
1 4	4	N型 掺雜控制 閘極 16'	N型掺雜浮動閘極
1	7,	P 掺 雜 源 極	P掺雜汲極
2]		隧穿氧化層 22'	電容介電層
1 ()	P型 半 導 體 基 底 11	N型 井
1 2	2	間極	0 N O介 電 層
1 4	1	P级極掺雜區 15	P源極掺雜區
1 6	3	P型 通 道	P型通道



圖式簡單	-說明				*
22	熱 電 洞		101	選定之記	憶體單元
102	未選定之	記憶體單元	131	二氧化矽	底 層
132	電荷捕捉	氮化矽層	133	二氧化矽	上層
200	基底		201	主動區域	
202	淺溝絕緣	區域	204	接觸插塞	
300	基底		301	主動區域	
302	淺溝絕緣	區域	306	汲 極	
307	源 極		310	ONO介 電月	3
400	基底		401	主動區域	
402	淺溝絕緣	區域	410	ONO介電 A	




六、申請專利範圍


1.一種程式化 PMOS單電晶體記憶體單元之方法,該 PMOS單電晶體記憶體單元包含有一二氧化矽-氮化矽-二氧化矽 (ONO)堆疊層設於一N型半導體井上,一P型多晶矽閘極設於該 ONO堆疊層上,一P型源極掺雜區設於該 P型多晶矽閘極一側之該 N型半導體井中,以及 P型 汲極掺雜區設於該 P型多晶矽閘極另一側之該 N型半導體井中,該程式化方法包含有:

施加一字元線電壓Vn予該PMOS單電晶體記憶體單元之P型 多晶矽閘極;

施加一位元線電壓 V_{BL} Pi 該PMOS單電晶體記憶體單元之P型汲極摻雜區,其中該位元線電壓 V_{BP} 數該源極線電壓 V_{SL} 為負,藉此驅動通道熱電洞由該P型源極摻雜區經由該P型通道流向該P型汲極摻雜區,並在靠近該P型汲極摻雜區之該P型通道中誘發產生熱電子使其注入該ONO堆疊層中;以及


他加一井電壓 V N 子該 PMOS單電晶體記憶體單元之 N型半導體井,其中該井電壓 V N 等於該源極線電壓 V SL°






六、申請專利範圍

- 2.如申請專利範圍第1項所述之程式化PMOS單電晶體記憶體單元之方法,其中通道熱電洞在靠近該P型汲極掺雜區之該P型通道中誘發產生熱電子使其注入該ONO堆疊層中係藉由通道熱電洞引發熱電子(channel hot hole induced hot electron)注入機制。
- 3.如申請專利範圍第 1項所述之程式化 PMOS單電晶體記憶體單元之方法,其中該字元線電壓 V_{NL} 介於 0~4伏特,該源極線電壓 V_{SL} 為 3~5伏特,該位元線電壓 V_{BL} 為 0伏特,該并電壓 V_{NL} 為 3~5伏特。
- 4.如申請專利範圍第 1項所述之程式化 PMOS單電晶體記憶體單元之方法,其中該字元線電壓 V_{NA} 介於 $-1\sim-5$ 伏特,該源極線電壓 V_{SL} 為 0伏特,該位元線電壓 V_{BL} 為 $-3\sim-5$ 伏特,該井電壓 V_{NV} 為 0伏特。
- 5.一種程式化 PMOS單電晶體記憶體單元之方法,該 PMOS單電晶體記憶體單元包含有一二氧化矽-氮化矽-二氧化矽 (ONO)堆疊層設於一 N型井上,一 P型多晶矽閘極設於該 ONO堆疊層上,一 P型源極掺雜區設於該 P型多晶矽閘極一側之該 N型井中,以及 P型汲極掺雜區設於該 P型多晶矽閘極另一側之該 N型井中,該方法包含有: 施加一字元線電壓 V NP子該 PMOS單電晶體記憶體單元之 P型



多晶矽閘極,其中 V VL>0V;



六、申請專利範圍


浮置 (floating)該 PMOS單電晶體記憶體單元之 P型源極掺雜區;以及


分別施加一位元線電壓 V_{BL} 予該PMOS單電晶體記憶體單元之P型汲極掺雜區,以及施加一井電壓 V_{NL} PF該PMOS單電晶體記憶體單元之N型井,其中該井電壓 V_{NL} P與該位元線電壓 V_{BL} P以與核位元線電壓 V_{BL} P以與 V_{BL} P以及 V_{BL} P以

6.如申請專利範圍第 5項所述之程式化 PMOS單電晶體記憶體單元之方法,其中該字元線電壓 V_{NA} 為 2~8伏特,該位元線電壓 V_{NA} 為 0~5伏特。

7.如申請專利範圍第 5項所述之程式化 PMOS單電晶體記憶體單元之方法,其中熱電子電洞對產生於該 N型井與該 P型汲極掺雜區之接面,而熱電子係藉由帶對帶穿隧(band-to-band tunneling, BTBT)寫入 (programming)機制注入靠近該 P型 汲極掺雜區之該 ONO堆疊層中。

8.一種讀取 PMOS單電晶體記憶體單元之方法,該 PMOS單電晶體記憶體單元包含有一二氧化矽-氮化矽-二氧化矽 (ONO)堆疊層設於一 N型井上,一 P型多晶矽閘極設於該 ONO堆疊層上,一 P型 源極掺雜區設於該 P型多晶矽閘極一侧之該 N型井中,以及 P型 汲極掺雜區設於該 P型多晶矽閘極另一側之該 N型井中,且電子侷限 (trapped)於較靠近該 P型 汲極掺雜區之該 ONO堆疊層中,該方法包含有:





六、申請專利範圍

施加一字元線電壓 V NF PMOS單電晶體記憶體單元之 P型多晶矽閘極;

施加一源極線電壓 V_{SL} 予 PMOS單電晶體記憶體單元之 P型源極摻雜區,其中該源極線電壓 V_{SL} 較該字元線電壓 V_{WL} , 施加一位元線電壓 V_{BL} 予 PMOS單電晶體記憶體單元之 P型 汲極摻雜區,其中該位元線電壓 V_{BL} 較該源極線電壓 V_{SL} 大;以及

施加一井電壓 V_N予該 PMOS單電晶體記憶體單元之 N型 半導體井,其中該井電壓 V_N等於該位元線電壓 V_{BL}。

10.如申請專利範圍第 8項所述之讀取 PMOS單電晶體記憶體單元之方法,其中該字元線電壓 V_{N} 為 2.5伏特,該源極線電壓 V_{S} 為 0~2伏特,該位元線電壓 V_{B} 為 2.5伏特,該并電壓 V_{N} 為 2.5伏特。

11.一種 PMOS單電 晶體記憶體單元之操作方法,該 PMOS單 电 晶體記憶體單元包含有一二氧化矽-氮化矽-二氧化矽 (ONO)堆疊層設於一N型井上,一P型多晶矽閘極設於該 ONO堆疊層上,一P型源極掺雜區設於該 P型多晶矽閘極一



六、申請專利範圍

側之該N型井中,以及P型汲極掺雜區設於該P型多晶矽閘極另一側之該N型井中,且電子侷限(trapped)於較靠近該P型汲極掺雜區之該ONO堆疊層中,該方法包含有:

讀取該PMOS單電晶體記憶體單元,包含有下列步驟:

施加一字元線讀取電壓VVF PMOS單電晶體記憶體單元之P型多晶矽閘極;

施加一源極線讀取電壓 V si子 PMOS單電晶體記憶體單元之 P型源極摻雜區,其中該源極線電壓 V si較該字元線電壓 V vil

施加一位元線讀取電壓 V_{Bl} 子PMOS單電晶體記憶體單元之P'汲極摻雜區,其中該位元線電壓 V_{Bl} 較該源極線電壓 V_{SL} 大;以及


施加一井讀取電壓 V_N F 該 PMOS單電晶體記憶體單元之 N型半導體井,其中該井電壓 V_N F 於該位元線電壓 V_{BL};

抹除該 PMOS單電晶體記憶體單元,包含有下列步驟:

施加一負抹除閘極電壓 V NF PMOS單電晶體記憶體單元之 P型多晶矽閘極;以及

施加一正抹除井電壓 V_N予該 PMOS單電晶體記憶體單元之 N型半導體井,藉由福樂諾漢穿隧 (Fowler-Nordheim tunneling, FN tunneling)機制將侷限於 ONO介電層中的電子抹除。

12.如申請專利範圍第11項所述PMOS單電晶體記憶體單元之操作方法,其中該字元線讀取電壓Vm為0伏特,該源極




六、申請專利範圍


線讀取電壓 V_{SL} 為 -0.5~-2.5伏特,該位元線讀取電壓 V_{BL} 為 0伏特,該井讀取電壓 V_{NL} 為 0伏特。

13.如申請專利範圍第 11項所述 PMOS單電晶體記憶體單元之操作方法,其中該字元線讀取電壓 V_{NA} 2.5伏特,該源極線讀取電壓 V_{SLA} 0-2伏特,該位元線讀取電壓 V_{BLA} 2.5伏特,該并讀取電壓 V_{NNA} 2.5伏特。


14.如申請專利範圍第11項所述 PMOS單電晶體記憶體單元之操作方法,其中該負抹除閘極電壓 Vn的為-6伏特。


15.如申請專利範圍第11項所述PMOS單電晶體記憶體單元之操作方法,其中該正抹除井電壓 V_N約為+6伏特。








画


















										•
									•	
			≥	00	->	> C				
			VNW	. 0	9	0				
			·							
				>						
				0						
			SL	or	\sim	2				• •
			>							
				<u> </u>						• • •
		\mathbf{B}								
		က္မ								
		cte	٦							
			VBL	ΛC	0 V	2	·			
		Se						.*: -		
general and the second of the							0			
		J.				*				
			VWL	>	>	2V				
			>		Λ0	2				
								画		
						Λ				
			VSL	00	00	-2V				
			H.	27	00	0Λ				
) e	VBL	TO.	0	0				
		Selected BL								
		NO.								
			ب ا							
			M	2	Α9					
				1						
	表		/	2.44	in the se					
				名						
	lim)			和	朱	以				
	操作電壓表			י אות	茶祭	讀取				
	-nu			程	44	41112				
	樊							·		
								•		
	• •	•	•	and the second second		• •		·		
							· · ·	• • • • • • • • • • • • • • • • • • • •		
							· · · · · · · · · · · · · · · · · · ·			













		WW	2V	Λ9	00	
		1 73	J	>)	
		Vst	豆	00	-21	
	BL				7° 4'	
	ted		v			
	Select	VBL	F	00	-2v	
	n-S					
	n					
		VWL	00	Λ0	2V	
		SL	王	00	2V	中国
	ted BL	#	>			
	cted	VBL	-4V	00	01	
	Select					
		VwL	57	Λ9-	00	
Ä						
節厥			بح			
			北六	继	讀取	
辦			型	共		
	<u>/</u>					
			•			


画











画

